Asinkronous Counter (Pencacah Tak Sinkron)

Deskirpsi Pencacah Tak Sinkron Atau Asinkronous Counter

Jika keluaran Q sebuah flip-flop dipakai sebagai masukan clock bagi flip-flop kedua, keluaran Q flip-flop kedua dipakai pula sebagai masukan clock flip-flop ketiga dan seterusnya, maka keluaran frekuensi flip-flop ke-n akan sebesar 1/n kali frekuensi masukan. Jadi pencacah ini merupakan jenis yang paling sederhana dan dikenal sebagai pencacah tak sinkron atau asinkronous counter sebab flip-flop tidak semuanya berubah status secara sinkron dengan masukan clock. Masukan clock ke-1 memberikan clock ke flip-flop kedua, sehingga setiap perubahan status tidak bersamaan antara masukan clock dengan keluaran flip-flop , hal inilah yang membuat pencacah ini disebut sebagai pencacah tak sinkron atau asinkronous counter.

Gambar Pencacah Tak Sinkron Atau Asinkronous Counter

pencacah tak sinkron,asincronous counter
Rangkaian pencacah tak sinkron atau asinkronous counter dengan empat flip-flop diperlihatkan gambar  diatas. Prinsip kerja dari pencacah tak sinkron atau asinkronous counter dapat dijelaskan sebagai berikut. Apabila semua flip-flop pada pencacah tak sinkron berawal dari 0, maka keluaran Q (QA) di flip-flop ke-1 (FFA) akan  menjadi tinggi pada saat clock pertama berubah kearah negatif. Keluaran ini akan menjadi rendah pada saat clock menuju negatif dari masukan clock kedua, hal ini berakibat pemberian clock flip-flop kedua FFB pada keluaran Q (QB) menjadi tinggi pada clock yang ketiga keluaran Q FFA menjadi tinggi lagi, namun FFB tetap tidak berubah sebab flip-flop tersebut hanya merespon perubahan clock ke arah negatif. Bila status-status keluaran di kedua flip-flop pada pencacah tak sinkron dikombinasikan setelah setiap ada masukan clock maka flip-flop tersebut akan mengikuti urutan 0 0, 0 1, 1 0, dan 1 1 yaitu sandi biner untuk 0, 1, 2, 3. Apabila ada clock baru lagi, clock ke-4 maka keluaran QA menjadi rendah, keluaran QB manjadi rendah, keluaran QC menjadi tinggi, sehingga status keluaran ketiga flip-flop adalah 1 0 0 atau 4. Selanjutnya clock ke-8; QA, QB dan QC menjadi rendah dan keluaran QD menjadi tinggi, sehinga terjadi sandi biner 1 0 0 0 atau 8. Tujuh clock kemudian, keempat keluaran Q menjadi rendah, sandi berubah dari 1 1 1 1 atau 15 menjadi 0 0 0 0 dan dimulailah pencacahan ulang.
Sumber:http://belajar-elektronika.com

1 Comments

Previous Post Next Post